岗位职责:
1、参与SOC DFT(Design-For-Test)架构规划, design, implementation, ATPG, pattern simulation, diagnosis等;2、责SoC DFT 方案的制订,完成 DFT 方案的实施,包含BoundarySCAN,MBIST,SCAN,ATPG以及其他可测性电路设计,实现包括扫描、边界扫描、MBIST在内的DFT功能;3、负责DFT相关电路的形式验证及时序约束,并协助后端完成DFT相关时序收敛,功耗分析,压降分析;4、测试Pattern交付,配合测试工程师完成ATE机台测试failure 诊断,并提供解决方法;5、为生产测试开发和验证高覆盖率和成本效益的测试模式;6、负责DFT流程的搭建。
任职要求:
1、计算机、电子信息工程或相关领域,本科及以上学历;2、3年以上SoC DFT经验;3、熟悉Verilog,熟悉ASIC前端设计的流程;具备可测性设计理论知识和概4、精通DFT技术和设计流程,熟练使用DFT相关的工具(Synopsys DC/DFTC/TetraMAX/VCS)或Mentor Tessent平台的使用;5、熟悉脚本语言开发:Makefile/Tcl/Perl/Python等;6、熟悉芯片测试流程,具备Pattern优化、机台调试、良率分析及优化经验;7、有工业级控制芯片(MCU)相关经验者优先;8、具有认真的工作态度,积极团队合作意识,有较强的抗压能力。